卷积码编译码器前段时间在学校做通信系统课程设计,选了信道卷积码编译码的课题,但在网上搜遍了也没找到它的MatLab实现,没办法,我只好在图书馆查资料自己解决了。这就是我课程设计论文的论证部分:
上传时间: 2017-01-28
上传用户:evil
EDA卷积码编解码器实现技术针对某扩频通信系统数据纠错编码的需要, 构造并分析了(2 , 1 , 6) 卷积码编解码器的基本工作原理, 提出了基于MAX +
上传时间: 2013-07-18
上传用户:ynwbosss
本文在阐述卷积码编解码器基本工作原理的基础上,提出了在MAX+PlusⅡ开发平台上基于VHDL语言设计(2,1,6)卷积码编解码器的方法。
上传时间: 2013-06-16
上传用户:zfh920401
通信中常用的卷积码信道译码源码程序,matlab 与 c 相结合的方式。
上传时间: 2014-01-24
上传用户:chenlong
viterbi译码程序 用来对通信中的卷积码进行译码
上传时间: 2015-06-20
上传用户:VRMMO
基于matlab的卷积码编码译码程序,内附说明文档
上传时间: 2016-03-03
上传用户:ljmwh2000
system view软件实现的卷积码编码译码过程。其中包括了硬判决和软判决两种方法
上传时间: 2014-01-10
上传用户:电子世界
实现卷积码vitebi译码,对初学者很有帮助,值得好好学学·
上传时间: 2014-11-08
上传用户:WMC_geophy
利用verilog实现的一个(2,1,2)卷积码的编码器,很有用的哟!
上传时间: 2016-07-07
上传用户:hustfanenze
卷积码viterbi译码的蝶形算法,可以大大减少卷积码viterbi译码的运算时间
上传时间: 2016-09-20
上传用户:Yukiseop